home *** CD-ROM | disk | FTP | other *** search
/ HPAVC / HPAVC CD-ROM.iso / VGADOC4B.ZIP / SIS.TXT < prev    next >
Text File  |  1995-09-29  |  5KB  |  192 lines
  1. SiS
  2.  
  3. SG86c201  160pin
  4.  
  5.  
  6. 3C4h index 5 (R/W):
  7. bit 0-7  Write 0 to lock the extended registers, 86h to unlock them.
  8.          Returns A1h when locked, 21h when unlocked
  9.  
  10. 3C4h index 6 (R/W):
  11. bit   0  ??
  12.       1  Enable bank registers if set. For 256color modes this also disables
  13.          the pixel doubling used in mode 13h.
  14.     2-4  DAC mode. 0: Palette, 1: 32Kcolor, 2: 64Kcolor, 4: 24bit
  15.       5  Set for interlaced modes. In interlaced modes the CRTC Offset is for
  16.          two lines (I.e. twice the normal).
  17.       6  Enable hardware cursor if set ?
  18.       7  ??
  19.  
  20. 3C4h index 7 (R/W):
  21. bit 0-3  Clock select 2-5. If 3C2h/3CCh bits 2-3 is 3 these bits selects the
  22.          video clock.
  23.       4  Clock ??
  24.     5-7  ??
  25.  
  26. 3C4h index 8 (R/W):
  27. bit 0-7  ??
  28.  
  29. 3C4h index 9 (R/W):
  30. bit 0-7  ??
  31.  
  32. 3C4h index 0Ah (R/W):
  33. bit 0-3  Clock ??
  34.     4-7  CRTC Offset bits 8-11. Bits 0-7 are in 3d4h index 13h.
  35.  
  36. 3C4h index 0Bh (R/W):
  37. bit   0  If set all pixels are written black (some sort of color expand ?) ??
  38.     1-2  ??
  39.       3  If set 3CDh is the write bank and 3CBh the read bank. If clear both
  40.          the read and write banks are in 3CDh
  41.     4-7  ??
  42.  
  43. 3C4h index 0Ch (R/W):
  44. bit   0  Locks up if set ??
  45.     1-2  memory layout (bus width ?). 0: 1Mb, 1: 2Mb, 2: 4Mb
  46.       3  Clock ??
  47.       4  Displays a vertically striped screen if clear ?
  48.     5-7  ??
  49.  
  50. 3C4h index 0Dh (R):
  51.  
  52. 3C4h index 0Eh (R):
  53.  
  54. 3C4h index 0Fh (R/W):
  55. bit 0-1  Video Memory. 0: 1Mb, 1: 2Mb, 2: 4Mb
  56.     2-7  ??
  57.  
  58. 3C4h index 10h (R/W):
  59. bit 0-7  ??
  60.  
  61. 3C4h index 11h (R/W):
  62. bit 0-3  ??
  63.     4-5  Set to 3 to enable VESA DPMS ??
  64.     6-7  Blanks screen if set ??
  65.  
  66. 3C4h index 14h 3(R/W):
  67. bit 0-23  Cursor Color 0
  68.  
  69. 3C4h index 17h 3(R/W):
  70. bit 0-23  Cursor Color 1
  71.  
  72. 3C4h index 1Ah W(R/W):
  73. bit 0-10  Hardware cursor X position
  74.  
  75. 3C4h index 1Ch (R/W):
  76. bit  0-4  Cursor X hot-spot
  77.  
  78. 3C4h index 1Dh W(R/W):
  79. bit 0-10  Hardware cursor Y position. For interlaced modes this is half the
  80.           line number
  81.       12  Set for interlaced mode w/odd cursor start line
  82. Note: The hardware cursor is stored as a 64x64 2bit bitmap with 4 "pixels"
  83.       in each byte. The cursor map is at the last 16Kbytes of video memory
  84.       Each "pixel" defines the cursor appearance as follows:
  85.       Cursor map  Appearence:
  86.           0       Cursor Color 0 (index 14h-16h)
  87.           1       Cursor Color 1 (index 17h-19h)
  88.           2       Transparent (screen data)
  89.           3       Inverse (XOR cursor)
  90. Note: In interlaced modes there should be two similar cursor maps of 400h
  91.       bytes, one just after the other
  92.  
  93. 3C4h index 1Fh (R/W):
  94. bit  0-4  Cursor X hot-spot
  95.  
  96. 3C4h index 20h W(R/W):
  97. bit 0-12  Address of linear aperture in units of 512Kbytes (I.e. A19-31)
  98.    13-14  Set to 3 to enable linear aperture ?
  99.  
  100. 3C4h index 22h
  101. bit 0-3  DPMS Standby
  102.     4-7  DPMS Suspend
  103.  
  104. 3C4h index 27h (R/W):
  105. bit 0-3  Display Start Address bits 16-19. Bits 0-15 are in 3d4h index Ch,Dh
  106.  
  107. 3CBh (R/W):
  108. bit 0-5  Read bank number in units of 64Kb (if 3C4h index Bh bit 3 set)
  109.  
  110. 3CDh (R/W):
  111. bit 0-5  Write bank number in units of 64Kb (if 3C4h index Bh bit 3 set)
  112.     0-3  Write bank number in units of 64Kb (if 3C4h index Bh bit 3 clear)
  113.     4-7  Read bank number in units of 64Kb (if 3C4h index Bh bit 3 clear)
  114.  
  115.  
  116.     *** Memory mapped registers ***
  117.  
  118. M+8284h D():
  119. bit 0-?  Destination start address
  120.  
  121. M+8288h W():
  122. M+828Ah W():
  123. bit 0-?  Scanline width
  124. M+828Ch D()
  125. bit 0-?  Width & height ??
  126.  
  127. M+8290h D():
  128. bit 0-?   Color ?
  129.    24-31  ROP ?
  130.  
  131. M+8294h D():
  132. bit 0-?   Color ?
  133.    24-31  ROP
  134.  
  135. M+8298h D():
  136.  
  137. M+829Ch D();
  138.  
  139. M+82A0h D():
  140.  
  141. M+82A4h D():
  142.  
  143. M+82A8h (R):
  144. bit  0-?  Number of free command FIFO slots ?
  145.  
  146. M+82AAh W():
  147. bit    3  If set source data is from CPU
  148.       14
  149.       15  Engine busy if set
  150.  
  151.  
  152. PCI 00h W(R):  Vendor
  153. bit 0-15  1039h for SiS
  154.  
  155. PCI 02h W(R):  Device
  156. bit 0-15  1 for 86c201
  157.  
  158.  
  159.  
  160.  
  161. Video Modes:
  162.  22h   132   44  TXT
  163.  23h   132   25  TXT
  164.  24h   132   28  TXT
  165.  26h    80   60  TXT
  166.  29h   800  600  PL4
  167.  2Ah   100   40  TXT
  168.  2Dh   640  350  P8
  169.  2Eh   640  480  P8
  170.  2Fh   640  400  P8
  171.  30h   800  600  P8
  172.  37h  1024  768  PL4
  173.  38h  1024  768  P8
  174.  39h  1280 1024  PL4
  175.  40h   320  200  P15
  176.  41h   320  200  P16
  177.  42h   320  200  P24
  178.  43h   640  480  P15
  179.  44h   640  480  P16
  180.  45h   640  480  P24
  181.  46h   800  600  P15
  182.  47h   800  600  P16
  183.  48h   800  600  P24
  184.  49h  1024  768  P15
  185.  4Ah  1024  768  P16
  186.  4Bh  1024  768  P24
  187.  4Ch  1280 1024  P15
  188.  4Dh  1280 1024  P16
  189.  
  190.  
  191.  
  192.